电路板制板的可测试性技术分析

　　电路板测试工程师在检测某种元件的特性时应该尽可能使用最简单的方法来测试，以确定该元件能是否到达预期的功能需求，主要测试项目就是：
　　1 检测产品是否符合技术规范的方法简单化到什么程度？
　　2 编制测试程序能快到什么程度？
　　3 发现产品故障全面化到什么程度？
　　4 接入测试点的方法简单化到什么程度？
　　过去，若某一产品在上一测试点不能测试，那么这个问题就被简单地推移到直一个测试点上去。如果产品缺陷在生产测试中不能发现，则此缺陷的识别与诊断也会简单地被推移到功能和系统测试中去。
　　相反地，今天人们试图尽可能提前发现缺陷，它的好处不仅仅是成本低，更重要的是今天的产品非常复杂，某些制造缺陷在功能测试中可能根本检查不出来。例如某些要预先装软件或编程的元件，就存在这样的问题。（如快闪存储器或ISPs：In-System Programmable Devices系统内可编程器件）。这些元件的编程必须在研制开发阶段就计划好，而测试系统也必须掌握这种编程。
　　测试友好的电路设计要费一些钱，然而，测试困难的电路设计费的钱会更多。测试本身是有成本的，测试成本随着测试级数的增加而加大；从在线测试到功能测试以及系统测试，测试费用越来越大。如果跳过其中一项测试，所耗费用甚至会更大。一般的规则是每增加一级测试费用的增加系数是10倍。通过测试友好的电路设计，可以及早发现故障，从而使测试友好的电路设计所费的钱迅速地得到补偿。
　　当然，为了达到良好的可测试必须考虑机械方面和电气方面的设计规程。需要付出一定代价，但对整个工艺流程来说，它具有一系列的好处，因此是产品能否成功生产的重要前提。
　　另外印制电路板的可测试性设计应遵循以下原则：
　　1、由板子的具体电路和功能，可以选择板上的各个部分电路是否需要采用相应的测试点。
　　2、应该有2或者2个以上的定位孔。
　　3、定位孔的尺寸要求直径在3~5mm之间，另外位置一般不对称。
　　4、测试点的位置应该在相应的焊接面上
　　5、每根测试针最大可以承受2A的电流。
　　6、每5个集成电路芯片提供一个地下测试点
　　7、对于表面贴装元器件，不能将他们的焊盘作为相应的测试点
　　8、对于元器件、集成电路芯片或者接插件，需要进行测试的引脚间距应该是2.54mm的倍数。
　　9、用来进行测试的印制电路板应该包括符合规范的工艺边。对于板的长度或者宽度大于20cm的应该留有符合规范的压低杠点。
　　10、测试点的形状和大小，一般选择方形或者圆形焊盘，尺寸不小于1mm*1mm
　　11、测试点应该锁定，另外应具有一定标注。
　　12、测试的间距应该大于2.54mm，测试点与焊接面上的元器件的间距应该大于2.54mm。
　　13、测试点到定位孔的距离应该大于0.5mm，测试点到板边缘距离应大于3.175mm。
　　14、低压测试点和高压测试点之间的间距应该符合安全规范要求。
　　15、测试点的密度不能大于4~5个/cm2，尽量分布均匀。
　　16、将测试点引到接插件或者连接电缆上来测试。
　　17、焊接面的元器件高度一般不能超过3.81mm
　　18、测试点不能被其他焊盘或者胶等覆盖，保证探针的接触可靠性。